Add Allwinner H6 support.

ok patrick@

2 files changed, 776 insertions, 1 deletions

diff --git a/sys/dev/fdt/sxipio.c b/sys/dev/fdt/sxipio.c
index 8a47e8f0405..0f2ca7950e9 100644
--- a/sys/dev/fdt/sxipio.c
+++ b/sys/dev/fdt/sxipio.c
@@ -1,4 +1,4 @@
-/*	$OpenBSD: sxipio.c,v 1.10 2019/02/10 12:25:28 kettenis Exp $	*/
+/*	$OpenBSD: sxipio.c,v 1.11 2019/09/05 12:00:09 kettenis Exp $	*/
 /*
  * Copyright (c) 2010 Miodrag Vallat.
  * Copyright (c) 2013 Artturi Alm
@@ -177,6 +177,14 @@ struct sxipio_pins sxipio_pins[] = {
 		"allwinner,sun50i-h5-pinctrl",
 		sun50i_h5_pins, nitems(sun50i_h5_pins)
 	},
+	{
+		"allwinner,sun50i-h6-pinctrl",
+		sun50i_h6_pins, nitems(sun50i_h6_pins)
+	},
+	{
+		"allwinner,sun50i-h6-r-pinctrl",
+		sun50i_h6_r_pins, nitems(sun50i_h6_r_pins)
+	},
 };
 
 int
diff --git a/sys/dev/fdt/sxipio_pins.h b/sys/dev/fdt/sxipio_pins.h
index 9c5afcecf90..ac9677de3d1 100644
--- a/sys/dev/fdt/sxipio_pins.h
+++ b/sys/dev/fdt/sxipio_pins.h
@@ -9091,3 +9091,770 @@ struct sxipio_pin sun50i_h5_pins[] = {
 		{ "irq", 6 },
 	} },
 };
+
+struct sxipio_pin sun50i_h6_pins[] = {
+	{ SXIPIO_PIN(A, 0), {
+		{ "emac", 2 },
+	} },
+	{ SXIPIO_PIN(A, 1), {
+		{ "emac", 2 },
+	} },
+	{ SXIPIO_PIN(A, 2), {
+		{ "emac", 2 },
+	} },
+	{ SXIPIO_PIN(A, 3), {
+		{ "emac", 2 },
+	} },
+	{ SXIPIO_PIN(A, 4), {
+		{ "emac", 2 },
+	} },
+	{ SXIPIO_PIN(A, 5), {
+		{ "emac", 2 },
+	} },
+	{ SXIPIO_PIN(A, 6), {
+		{ "emac", 2 },
+	} },
+	{ SXIPIO_PIN(A, 7), {
+		{ "emac", 2 },
+	} },
+	{ SXIPIO_PIN(A, 8), {
+		{ "emac", 2 },
+	} },
+	{ SXIPIO_PIN(A, 9), {
+		{ "emac", 2 },
+	} },
+	{ SXIPIO_PIN(B, 0), {
+		{ "ccir", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 1), {
+		{ "ccir", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 2), {
+		{ "ccir", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 3), {
+		{ "ccir", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 4), {
+		{ "ccir", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 5), {
+		{ "ccir", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 6), {
+		{ "ccir", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 7), {
+		{ "ccir", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 8), {
+		{ "ccir", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 9), {
+		{ "ccir", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 10), {
+		{ "ccir", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 11), {
+		{ "ccir", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 12), {
+		{ "i2s3", 2 },
+		{ "h_i2s3", 4 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 13), {
+		{ "i2s3", 2 },
+		{ "h_i2s3", 4 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 14), {
+		{ "i2s3", 2 },
+		{ "h_i2s3", 4 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 15), {
+		{ "i2s3", 2 },
+		{ "h_i2s3", 4 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 16), {
+		{ "i2s3", 2 },
+		{ "h_i2s3", 4 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 17), {
+		{ "i2c3", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 18), {
+		{ "i2c3", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 19), {
+		{ "pwm1", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(B, 20), {
+		{ "gpio_in", 0 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(C, 0), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "spi0", 4 },
+	} },
+	{ SXIPIO_PIN(C, 1), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 2), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "spi0", 4 },
+	} },
+	{ SXIPIO_PIN(C, 3), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "spi0", 4 },
+	} },
+	{ SXIPIO_PIN(C, 4), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 5), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+		{ "spi0", 4 },
+	} },
+	{ SXIPIO_PIN(C, 6), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+		{ "spi0", 4 },
+	} },
+	{ SXIPIO_PIN(C, 7), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+		{ "spi0", 4 },
+	} },
+	{ SXIPIO_PIN(C, 8), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 9), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 10), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 11), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 12), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 13), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 14), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 15), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+	} },
+	{ SXIPIO_PIN(C, 16), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+	} },
+	{ SXIPIO_PIN(D, 0), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts0", 3 },
+		{ "csi", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 1), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts0", 3 },
+		{ "csi", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 2), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts0", 3 },
+		{ "csi", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 3), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts0", 3 },
+		{ "csi", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 4), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts0", 3 },
+		{ "csi", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 5), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts0", 3 },
+		{ "csi", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 6), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts0", 3 },
+		{ "csi", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 7), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts0", 3 },
+		{ "csi", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 8), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts0", 3 },
+		{ "csi", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 9), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts0", 3 },
+		{ "csi", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 10), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts0", 3 },
+		{ "csi", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 11), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts0", 3 },
+		{ "csi", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 12), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts1", 3 },
+		{ "csi", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 13), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts1", 3 },
+		{ "csi", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 14), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts1", 3 },
+		{ "dmic", 4 },
+		{ "csi", 5 },
+	} },
+	{ SXIPIO_PIN(D, 15), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts1", 3 },
+		{ "dmic", 4 },
+		{ "csi", 5 },
+	} },
+	{ SXIPIO_PIN(D, 16), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts1", 3 },
+		{ "dmic", 4 },
+	} },
+	{ SXIPIO_PIN(D, 17), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts2", 3 },
+		{ "dmic", 4 },
+	} },
+	{ SXIPIO_PIN(D, 18), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts2", 3 },
+		{ "dmic", 4 },
+	} },
+	{ SXIPIO_PIN(D, 19), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts2", 3 },
+		{ "uart2", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 20), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts2", 3 },
+		{ "uart2", 4 },
+		{ "emac", 5 },
+	} },
+	{ SXIPIO_PIN(D, 21), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "ts2", 3 },
+		{ "uart2", 4 },
+	} },
+	{ SXIPIO_PIN(D, 22), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "pwm", 2 },
+		{ "ts3", 3 },
+		{ "uart2", 4 },
+	} },
+	{ SXIPIO_PIN(D, 23), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2c2", 2 },
+		{ "ts3", 3 },
+		{ "uart3", 4 },
+		{ "jtag", 5 },
+	} },
+	{ SXIPIO_PIN(D, 24), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2c2", 2 },
+		{ "ts3", 3 },
+		{ "uart3", 4 },
+		{ "jtag", 5 },
+	} },
+	{ SXIPIO_PIN(D, 25), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2c0", 2 },
+		{ "ts3", 3 },
+		{ "uart3", 4 },
+		{ "jtag", 5 },
+	} },
+	{ SXIPIO_PIN(D, 26), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2c0", 2 },
+		{ "ts3", 3 },
+		{ "uart3", 4 },
+		{ "jtag", 5 },
+	} },
+	{ SXIPIO_PIN(F, 0), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc0", 2 },
+		{ "jtag", 3 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(F, 1), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc0", 2 },
+		{ "jtag", 3 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(F, 2), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc0", 2 },
+		{ "uart0", 3 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(F, 3), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc0", 2 },
+		{ "jtag", 3 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(F, 4), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc0", 2 },
+		{ "uart0", 3 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(F, 5), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc0", 2 },
+		{ "jtag", 3 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(F, 6), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(G, 0), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc1", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(G, 1), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc1", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(G, 2), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc1", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(G, 3), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc1", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(G, 4), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc1", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(G, 5), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc1", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(G, 6), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "uart1", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(G, 7), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "uart1", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(G, 8), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "uart1", 2 },
+		{ "sim0", 4 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(G, 9), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "uart1", 2 },
+		{ "sim0", 4 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(G, 10), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2s2", 2 },
+		{ "h_i2s2", 3 },
+		{ "sim0", 4 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(G, 11), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2s2", 2 },
+		{ "h_i2s2", 3 },
+		{ "sim0", 4 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(G, 12), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2s2", 2 },
+		{ "h_i2s2", 3 },
+		{ "sim0", 4 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(G, 13), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2s2", 2 },
+		{ "h_i2s2", 3 },
+		{ "sim0", 4 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(G, 14), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2s2", 2 },
+		{ "h_i2s2", 3 },
+		{ "sim0", 4 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(H, 0), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "uart0", 2 },
+		{ "i2s0", 3 },
+		{ "h_i2s0", 4 },
+		{ "sim1", 5 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(H, 1), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "uart0", 2 },
+		{ "i2s0", 3 },
+		{ "h_i2s0", 4 },
+		{ "sim1", 5 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(H, 2), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "ir_tx", 2 },
+		{ "i2s0", 3 },
+		{ "h_i2s0", 4 },
+		{ "sim1", 5 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(H, 3), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "spi1", 2 },
+		{ "i2s0", 3 },
+		{ "h_i2s0", 4 },
+		{ "sim1", 5 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(H, 4), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "spi1", 2 },
+		{ "i2s0", 3 },
+		{ "h_i2s0", 4 },
+		{ "sim1", 5 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(H, 5), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "spi1", 2 },
+		{ "spdif", 3 },
+		{ "i2c1", 4 },
+		{ "sim1", 5 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(H, 6), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "spi1", 2 },
+		{ "spdif", 3 },
+		{ "i2c1", 4 },
+		{ "sim1", 5 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(H, 7), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "spdif", 3 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(H, 8), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "hdmi", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(H, 9), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "hdmi", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(H, 10), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "hdmi", 2 },
+		{ "irq", 6 },
+	} },
+};
+
+struct sxipio_pin sun50i_h6_r_pins[] = {
+	{ SXIPIO_PIN(L, 0), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_i2c", 3 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 1), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_i2c", 3 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 2), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_uart", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 3), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_uart", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 4), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_jtag", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 5), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_jtag", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 6), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_jtag", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 7), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_jtag", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 8), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_pwm", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 9), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_cir_rx", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 10), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_w1", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(M, 0), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(M, 1), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(M, 2), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "irq", 6 },
+		{ "1wire", 3 },
+	} },
+	{ SXIPIO_PIN(M, 3), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(M, 4), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "irq", 6 },
+	} },
+};